AMD élève la barre dans son Intel Battleagainst dans le centre de données avec une nouvelle gamme de processeurs EPYC qui utilisent sa technologie d'emballage 3D pour triple.
Le Santa Clara, Californie, basé sur COMPANY.AMD a déclaré des cache-caches en V jusqu'à 512 Mo de mémoire de cache supplémentaire au-dessus du processeur, ce qui en résulte une augmentation de plus de 50% des performances pour les charges de travail telles que la fluid dynamique de calcul, l'analyse structurelle et l'automatisation de la conception électronique.
Microsoft utilisera également Milan-X dans une nouvelle offre de son service Azure Cloud Computing, ont déclaré les entreprises.
AMD battra Intel sur le marché avec un processeur de serveur qui utilise un emballage 3DCHIP avec des plans pour lancer les processeurs Milan-X au premier trimestre de 2022.Intel mit sur ses prouesses avancées d'emballage pour aider à désengager son leadership dans le centre de données et d'autres domaines, mais il n'utilise pas la technologie 3D Foveros 3D dans les derniers processeurs de Sapphire Rapids Server, qui utilisent entelé Intel 2's 2.Technologie d'emballage de puce 5D appelée EMIB.
AMD a introduit Milan-X et plusieurs autres tchips, y compris son dernier GPU de serveur à affronter Nvidia, lors de son événement AcceleratedData Center lundi.Il a également révélé de nouveaux détails sur son futur serveur «génoa».
AMD a également déclaré avoir atterri les plates-formes de Landmeta, l'entreprise anciennement connue sous le nom de Facebook, en tant qu'acheteur pour ses processeurs EPYC, cimentant ses gains de parts de marché contre Intel.Pour AMD, la victoire signifie que ses puces servantes sont conçues dans des centres de données par dix des plus grandes sociétés mondiales, y compris les meilleures sociétés de cloud computing américaines - AWS, Microsoft, Google, IBM, Oracle - et leurs homologues chinois: Baidu, Alibaba et Tencent.
Pour la PDG Lisa SU, WinningCustomes tels que Microsoft et Meta a été une partie importante de son plan de redressement Foramd.Alors que la lutte d'Intel à passer à la production plus avancée de la production de puces à concurrencer ces dernières années, AMD a re-ingéré sa ligne de processeurs de serveurs, qui peut vendre jusqu'à des milliers de dollars chacun.Il a déployé des puces de serveurs qui correspondent ou battent des Xeons Intel sur des références de performances.
Les processeurs Milan-X auront les mêmes capacités et fonctionnalités que EPYC 7003 Serverchips introduits en mars, nommé Code Milan, qui est livré avec jusqu'à 64 cœurs fabriqués le processus de 7 nm par TSMC.
L'architecture «Zen 3» au cœur des processeurs EPYC apporte des améliorations des vitesses d'horloge, de la latence, du cache et de la bande passante de mémoire.Le processeur est désagrégé dans des matrices de calcul des orteils vers le haut - également appelées chiplet ou tuiles - qui contiennent jusqu'à huitcores chacun.Le processeur phare comprend huit matrices de calcul avec jusqu'à 32 MBOF Cache L3 partagée directement sur la matrice, pour un total de 64 cœurs et 256 Mo de L3Cache.Le cache L3 sert le référentiel central de la puce où les données sont stockées pour un accès rapide et répété par les cœurs CPU.
Les tuiles de calcul ont été co-emballés avec une tuile d'E / S centrale basée sur le nœud de 14 nm de GlobalFoundriShathat coordonne les données voyageant entre les carreaux de calcul qui l'entourent.Les tuiles de Thei / o prennent en charge jusqu'à huit canaux DDR4 chronométrés jusqu'à 3.2 GHz et jusqu'à 128Lanes de PCIe Gen 4.Tous les fêtes sont assemblées avec TSMC 2.Technologie d'emballage de puce 5D Un substrat qui ressemble à une carte de circuit imprimé (PCB) très compact.
Le nouveau Milan-XCPU comportera jusqu'à 64 cœurs, le même montant que la gamme de processeurs de troisième génération de troisième génération et ils seront également «entièrement compatibles» avec les plateaux de serveur EPYC existants avec une mise à niveau du BIOS.
AMD a déclaré V-Cache ajoute 64 Mo.Le V-Cache est fabriqué par TSMC ON7-NM et mesure 6 mm par 6 mm.Avec un maximum de huit matches de calcul dans le cadre de l'architecture de processeur de MiLan-X, cela se traduit par jusqu'à 768 Mo de L3Cache partagée dans le CPU.
"Ce cache L3 supplémentaire soulage la pression de la bande passante de mémoire et la latence et celle à son tour accélère l'application performantemately", a déclaré Su.
AMD a déclaré que cela ouvre la porte aux clients pour acheter des serveurs à double Socket avec plus de 1.5 Go de cache L3.Lors de l'ajout des caches L2 et L1, les processeurs Themilan-X auront un total de 804 Mo de cache par prise.
AMD utilise la technologie d'emballage 3D SOIC 3D de TSMC pour placer la mémoire sur le calage de calcul avec une liaison directe de cuivre à cuivre des vias par Silicon (TSV) qui relient le dé.AMD a déclaré que V-Cache fonctionne sans utiliser de cuivre coiffée coiffée dans une soudure appelée micro-bosses, une efficacité électrique de randonnée, une densité d'interconnexion et un routage de signalisation, tout en limitant la dissipation de chaleur.
AMD a déclaré que la technologie SOIC de TSMC lie définitivement l'interconnexion V-Cache au CPU, fermant la distance entre le dé.En conséquence, les interconnexions des processeurs Milan-X ont jusqu'à trois fois l'efficacité électrique en consommant un tiers de l'énergie par bit et 200 fois plus de densité d'interconnexion que l'emballage 2D Chiplet utilisé par ses processeurs EPYC de troisième génération EPYC.
AMD a précédemment dévoilé des plans pour utiliser la technologie V-Cache dans Itsryzen CPU pour le marché PC.
Alors que le V-Cache est physiquement plus loin du CPU que le L3Cache qui passe au milieu du tuile de calcul comme une moelle épinière, Amdsaid La pénalité de performance est limitée.La société a déclaré qu'elle prenait moins de latence pour voyager à travers les interconnexions et dans la filie empilée qu'elle ne le faut pour parcourir le processeur, voyager à travers la tuile d'E / S dans le 2.Package 5D, accéder à un spectacle supplémentaire du système, puis retourner au CPU.
AMD a déclaré que le cache 3D est une aubaine pour un large éventail de centres de charges de travail Indata, tels que l'intelligence artificielle, où il verse des dividendes à KeepData aussi près que possible du processeur que possible.Mais où Milan-X se démarque, c'est en charges de travail en calcul, comme la modélisation de l'intégrité structurelle d'un pont, la réplication de la physique d'un accident d'essai automobile et simule les courants d'air en cascade autour de l'aile d'un avion.
Une autre charge de travail AMD essaie de s'adresser avec les processeurs Milan-X est SemiconductOrdeSign, car le cache V garantit les «données critiques» utilisées dans l'automatisation de conception électronique (EDA) est située plus près des noyaux du processeur.
Il est impossible pour les ingénieurs les plus qualifiés de tester tous les détails dans une conception finale de puces à la main.Les entreprises de puces gèrent des milliers de simulationsto Vérifiez les performances dans les conceptions de puces avant que les plans finaux soit fabriqués.Pour gagner du temps, ils exécutent des simulations en même temps sur les séparatescores dans le même processeur.Mais parce que les noyaux se disputent tous sur le cache et la bande passante de la mémoire limitée, la performance prend un coup.
Mais l'utilisation de V-Cache pour mettre à niveau la quantité de cache L3 partagé signifie que les processeurs AMDMILAN-X peuvent garder encore plus d'informations près des noyaux CPU, réduisant la latence qui peut saper les performances des charges de travail EDA.
AMD a déclaré qu'une variante de 16 cœurs de Milan-X peut faire des vérifications sur les conceptions de semi-conducteurs dans l'outil VCS de Synopsys à environ 66% plus rapidement qu'une troisième génération CPU EPY.Dan McNamara, président de Seniorvice et directeur général des activités de serveurs d'AMD, a déclaré que Milan-X rendait possible pour les entreprises de puces de tester les conceptions plus rapidement ou d'effectuer plus de tests au Sametime, réduisant le délai de commercialisation.
Microsoft a déclaré que les services cloud basés sur les processeurs Milan-X sont alsoup à 50% plus rapidement pour la modélisation des tests de collision automobile et jusqu'à 80% de performance plus élevée pour les charges de travail aérospatiales contre les services cloud de Rivals.
AMD a déclaré qu'il s'était associé à de nombreux acteurs majeurs d'Edaand d'autres outils de conception du système, notamment Altair, ANSYS, Cadence, Siemens, Synopsys, entre autres, pour améliorer la façon dont leur logiciel fonctionne sur Milan-X.
Les principaux fabricants d'équipement de centre de données prévoient de déployer des serveurs avec Milan-X à l'intérieur, y compris HPE, Dell, Cisco, Supermicro et Lenovo, parmi les autres.AMD a déclaré que les puces Milan-X seront disponibles avant le premier trimestre de 2022.
